Схема транзисторно-транзисторной логики (ТТЛ) с диодом Шоттки позволяет
(*ответ*) избежать эффекта насыщения транзистора
увеличить время переключения
повысить потребляемый ток
повысить потребляемую мощность
Схема эмиттерно-связанной логики основана на использовании
(*ответ*) дифференциального каскада
биполярного транзистора, включенного по схеме с общим эмиттером в качестве переключателя тока
биполярного транзистора, включенного по схеме с общей базой
схемы эмиттерного повторителя
Схемы МОП логики на комплементарных транзисторах обладают
(*ответ*) низкой потребляемой мощностью
малым входным сопротивлением
низким быстродействием
низким выходным сопротивлением
Схемы МОП логики на транзисторах одного типа проводимости обладают
(*ответ*) высоким быстродействием
малым выходным сопротивлением
малой скоростью переключения
большой потребляемой мощностью
Транзисторная логика с непосредственной связью (ТЛНС) характеризуется
(*ответ*) сильной зависимостью процессов от характеристик транзистора
отсутствием зависимости показателей ключа от количества подключенных источников
четким переходом транзисторного ключа из состояния насыщения в режим отсечки
отсутствием гальванической связи между транзисторными ключами
Транзисторная логика с резистивной связью (ТЛРС) характеризуется
(*ответ*) выравниванием токов в цепях транзисторных ключей
увеличением быстродействия схемы
достижением состояния насыщения и отсечки при подаче на вход ключа логической единицы и логического нуля
отсутствием гальванической связи между источниками
Транзисторный ключ на биполярном транзисторе, включенном по схеме с ОЭ, реализует функцию
(*ответ*) НЕ
И
ИЛИ
ДА
Триггер может быть реализован на двухкаскадном резисторном усилителе с _ обратной связью
(*ответ*) гальванической
резисторной
трансформаторной
резисторно-емкостной
Триггер может быть реализован на операционном усилителе, охваченном
(*ответ*) 100% положительной обратной связью (ПОС)
ООС с малой глубиной ОС
100% отрицательной обратной связью (ООС)
ПОС с малой глубиной ОС
Триггер предназначен для
(*ответ*) запоминания информации о предыдущем действии
перемножения двух последовательных посылок
инвертирования входного воздействия
передачи входного действия на последующие устройства с сохранением полярности
Устройство временной задержки, реализованной на основе аналого-цифрового преобразователя (АЦП), содержит АЦП
(*ответ*) регистр сдвига, цифро-аналоговый преобразователь (ЦАП)
компаратор, счетчик
фильтр низкой частоты, ЦАП
сумматор, ЦАП
Устройство выборки-хранения на входе АЦП предназначено для
(*ответ*) дискретизации аналогового сигнала
представления аналогового сигнала в цифровой форме
хранения текущих значений аналогового сигнала
запоминания текущего значения аналогового сигнала
Устройство сравнения реализуется на основе
(*ответ*) операционного усилителя (ОУ) с диффренциальным входом
резисторного каскада
ОУ с противофазным входом
ОУ с синфазным входом