При автоматизированной разработке ЦУ на первом этапе
(*ответ*) составляется граф-схема алгоритма или функциональная блок-схема устройства
осуществляется компиляция проекта
описывается работа управляющего автомата
разрабатывается общая структура операционного блока
При асинхронном обмене или синхронном обмене с внешней синхронизацией программируемый связной адаптер программируется введением в него
(*ответ*) инструкции режима MI, командного слова CI
командного слова CI
инструкции режима MI, одного или двух синхросимволов
инструкции режима MI, одного или двух синхросимволов, командного слова CI
При байтовой организации памяти и занесении в стек содержимого регистровой пары байты запоминаются
(*ответ*) старший по адресу SP-1, младший - по адресу SP-2
младший по адресу SP, старший - по адресу SP-1
старший по адресу SP, младший - по адресу SP-1
младший по адресу SP-1, старший - по адресу SP-2
При выполнении монтажной операции И для получения логической единицы на выходе требуется:
(*ответ*) единичное состояние всех выходов
нулевое состояние хотя бы на одном из выходов
единичное состояние хотя бы на одном из выходов
нулевое состояние всех выходов
При двухфазной синхронизации используются
(*ответ*) две синхропоследовательности, сдвинутые во времени друг относительно друга
две синхропоследовательности, имеющие разные периоды импульсов
синхропоследовательности, в которых положительные импульсы чередуются с отрицательными
синхроимпульсы, у которых длительность импульсов равна длительности паузы между импульсами
При использовании ПЗУ для построения микропрограммного автомата в каждом такте ПЗУ выдает код данных, который определяет
(*ответ*) состояние выходных сигналов схемы и адрес ПЗУ, который установится в следующем такте
состояние входных сигналов схемы, которые установятся в следующем такте
адрес ПЗУ, который установится в следующем такте
состояние выходных сигналов схемы
При каскадировании двух синхронных счетчиков сигнал переноса первого счетчика подается на вход второго счетчика
(*ответ*) разрешения счета
младшего информационного разряда для параллельной записи
разрешения записи
тактовый
При каскадировании трех синхронных счетчиков третий счетчик будет считать только тогда, когда
(*ответ*) имеется перенос у первого и у второго счетчиков
нет переноса ни у первого, ни у второго счетчика
имеется перенос у второго счетчика
имеется перенос у второго и нет переноса у первого счетчиков
При обмене с всегда готовым ВУ используется метод
(*ответ*) программный безусловный
программный условный совмещенный
прерываний
программный условный с занятием цикла
При обращении к группе слов адрес столбца формируется в начале цикла, далее адреса образуются путем инкрементирования счетчика, в структуре типа
(*ответ*) BEDORAM
MDRAM
EDORAM
SDRAM
При операциях над словами большой размерности совместно с арифметико-логическим устройством применяют микросхемы:
(*ответ*) блоков ускоренного переноса
сумматоров с условным переносом
множительно-суммирующих блоков
быстрого умножения